DFT(Design For Test)技术

随着工艺的细微化、电路规模增大以及电路运行的高速化、低功耗化,SoC测试变得更加复杂。为解决这个课题,本公司在压缩扫描电路、内存BIST、边界扫描电路等DFT基础上,为提高测试质量及成品率,还使用各种DFT技术实现高质量测试。

[本公司实施的DFT技术]
用于提高测试质量的实际速度、低功耗测试技术
使用内置于芯片的PLL时钟测试
抑制测试时电力的测试
提高成品率的内存冗余缓解处理、故障诊断技术

联系方式